Knjižnice, napisane v VHDLu

pyxhdl

Python Frontend za VHDL in Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo for Embedded FPGA tečaj Vincenta Claesa.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX za TRS-80 Model 100, 102, 200.
  • 7

fiate

Samodejna preskusna oprema za vbrizgavanje napak.
  • 6
  • Apache License 2.0

upduino-projects

Različni projekti VHDL, na katerih sem delal za Upduino v2.0 in v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Strojna oprema video cevovoda BYU Pynq PR.
  • 6

cyc1000-rsu

Projekt nadgradnje oddaljenega sistema CYC1000 FPGA.
  • 6
  • MIT

WARP_Core

Procesorsko jedro Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

povezovalno vodilo, napisano v VHDL za dostop do podatkov v modulih FPGA.
  • 5
  • MIT

video_processing

Obdelava videa v realnem času na FPGA.
  • 4

hVHDL_gigabit_ethernet

Knjižnica VHDL za minimalni gigabitni ethernet, ki ga je mogoče sintetizirati, z vmesnikom RGMII, minimalni razčlenjevalniki etherneta, glave ip in udp..
  • 4
  • MIT

minitel2.0

Izdelava sodobne računalniške enote iz starega minitela za domotične aplikacije.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integracija procesorske enote za globoko učenje (DPU IP) z enoto za obdelavo aplikacij (APU) z uporabo (Zynq-7000 PS) v zbirki Xilinx Vivado Design Suite.
  • 2

es4

Koda za Tufts ES4 Uvod v digitalno elektroniko.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: igre, ki temeljijo na Midway MCR3.
  • 2

Smallpond

Povsem nova arhitektura RISC, ustvarjena v CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTificirani BBC mikro.
  • 0

sin_lut

Enostavna, parametrizirana sinusna iskalna tabela.
  • 0

VHDL_real_time_simulation

Preprost projekt za objavo v spletnem dnevniku z modeli pretvornikov dolarjev, ki jih je mogoče sintetizirati.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

To je bil zadnji projekt za računalniško arhitekturo CS-401. Mikroprocesor je bil izdelan z uporabo VHDL v Xilinx Vivado. Moja skupina se je odločila zgraditi nekaj podobnega grafičnemu procesorju, ki bi lahko naredil veliko preprostih izračunov hkrati.
  • 0

EdgeDetectionAccelerator

Pospeševalec zaznavanja robov slike na osnovi FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0