Knjižnice, napisane v VHDLu

spi-fpga

SPI master in SPI slave za FPGA, napisan v VHDL.
  • 132
  • MIT

ethernet_mac

Tri-mode (10/100/1000) full-duplex FPGA ethernet MAC v VHDL.
  • 126
  • GNU General Public License v3.0

w11

PDP-11/70 CPE jedro in SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Osnovni CPE RISCV, ki podpira navodila RV32I, v VHDL.
  • 98
  • MIT

sdram-fpga

Jedro FPGA za preprost krmilnik SDRAM..
  • 96
  • MIT

deniser

Zamenjava čipa Amiga Denise.
  • 82

dvb_fpga

RTL izvedba komponent za DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Strojni modul PUF (Physical Unclonable Function) za katero koli FPGA..
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Grafične predstavitve.
  • 77

AXI4

Komponente za preverjanje AXI4 Full, Lite in AxiStream. Komponente za preverjanje glavnega vmesnika, odzivnika in pomnilnika AXI4. Komponente za preverjanje oddajnika in sprejemnika AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Majhen in od platforme neodvisen generator pravih naključnih števil za katero koli FPGA..
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Visoko optimizirano pretočno jedro FFT, ki temelji na Baileyjevem 4-stopenjskem velikem algoritmu FFT.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Preprost krmilnik UART za FPGA, napisan v VHDL.
  • 69
  • MIT

CoPro6502

Implementacije FPGA procesorjev BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Računalnik (FPGA SoC), ki temelji na MRISC32-A1 CPU.
  • 48
  • zlib

NN_RGB_FPGA

FPGA zasnova nevronske mreže za zaznavanje barv.
  • 44
  • MIT

catapult-v3-smartnic-re

Dokumentiranje plošč Catapult v3 SmartNIC FPGA (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Prenos Apple2fpga Stephena A. Edwardsa na PYNQ-Z1 (Xilinx Zynq FPGA), za posnemanje Apple II+..
  • 40

Apple-II_MiSTer

Apple II+ za MiSTer.
  • 40

neorv32-setups

📁 Projekti NEORV32 in zgledne nastavitve za različne FPGA, plošče in (odprtokodne) orodne verige..
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Knjižnica s plavajočo vejico IEEE 754 v sistemskem verilogu in vhdl (avtor taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Visoko konfigurabilna in kompaktna različica procesorskega jedra ZPU.
  • 32

bonfire-cpu

FPGA optimizirana implementacija RISC-V (RV32IM).
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Premaknjeno na: https://github.com/MiSTer-devel/C128_MiSTer] (avtor eriks5).
  • 30

a2i

Jedro A2I je bilo uporabljeno kot procesor za splošne namene za BlueGene/Q, naslednika superračunalnikov BlueGene/L in BlueGene/P (s strani OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Spoznajte obdelavo slik s FPGA. Video predavanja pojasnjujejo algoritem in izvedbo zaznavanja voznega pasu za avtomobilsko vožnjo. Prava strojna oprema je na voljo kot oddaljeni laboratorij.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Tehnološko neodvisen stresni test FPGA: največja logična izraba in visoka dinamična poraba energije..
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Testi za oceno podpore funkcij VHDL 2008 in VHDL 2019.
  • 24
  • Apache License 2.0