Knjižnice, napisane v Verilogu
axis_udp
To skladišče vsebuje preprosto implementacijo sklada UDP/IP s 64-bitnim vmesnikom AXI-Stream. Zahteve ICMP in ARP so delno podprte. Projekt je bil testiran na Xilinx 7-series FPGA z 10G Ethernet MAC IP-core.
- 12
- MIT
gowin_flipflop_drainer
Preizkusni primer za stresno testiranje Tang Nano 4K in 9K ter Primer 20K (Gowin FPGA).
- 11
ULX3S_FPGA_Camera_Streaming
Oblikovalske datoteke Verilog in datoteka Icestudio za pretakanje kamere OV7670 z uporabo plošče ULX3S FPGA.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Datoteke načrta Verilog in datoteka Icestudio za Sobel Edge Detection s kamero OV7670 z uporabo plošče ULX3S FPGA.
- 8
- MIT
dbus_ti_link_uart_verilog
Implementacija Verilog dbus (TI transfer bus) in most do UART. Visoko zmogljiva povezava s kalkulatorji TI, kot je TI-89..
- 8
- MIT
USBKeyboard
Neposredni vmesnik z vmesnikom USB in Verilog z nadzorom LED diod za prenos in pretvorbo v PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA izvedba slike statične nastavitve, ki sem jo kot otrok gledal na televiziji.
- 6
clash-pong
Pong v Haskell / Clash, deluje kot programska oprema z uporabo SDL in kot strojna oprema, ki cilja na FPGA.
- 6
- MIT